黑暗世界僵尸博士图片:LVDS,CML,PECL介绍以及互联(转)
LVDS,CML,PECL介绍以及互联(转)
摘要:随着高速数据传输业务需求的增加,如何高质量的解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口:PECL (PositiveEmitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML(Current ModeLogic)。在设计高速数字系统时,人们常会遇到不同接口标准芯片间的互连,为解决这一问题,我们首先需要了解每一种接口标准的输入输出电路结构,由此可以知道如何进行直流偏置和终端匹配。本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法,并给出了Maxim产品的应用范例。
1摘要随着高速数据传输业务需求的增加,如何高质量的解决高速IC芯片间的互连变得越来越重要。低功耗及优异的噪声性能是有待解决的主要问题。芯片间互连通常有三种接口:PECL (Positive Emitter-Coupled Logic)、LVDS (Low-VoltageDifferential Signals)、CML (Current ModeLogic)。在设计高速数字系统时,人们常会遇到不同接口标准芯片间的互连,为解决这一问题,我们首先需要了解每一种接口标准的输入输出电路结构,由此可以知道如何进行直流偏置和终端匹配。本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法,并给出了Maxim产品的应用范例。
2PECL接口PECL由ECL标准发展而来,在PECL电路中省去了负电源,较ECL电路更便于使用。PECL信号的摆幅相对ECL要小,这使得该逻辑更适合于高速数据的串行或并行连接。PECL标准最初由Motorola公司提出,经过很长一段时间才在业内推广开。
2.1 PECL接口输出结构
PECL电路的输出结构如图1所示,包含一个差分对管和一对射随器。输出射随器工作在正电源范围内,其电流始终存在,这样有利于提高开关速度。标准的输出负载是接50
图1. PECL接口输出结构
2.2 PECL接口输入结构
PECL输入结构如图2所示,它是一个具有高输入阻抗的差分对。该差分对共模输入电压需偏置到VCC-1.3V,这样允许的输入信号电平动态范围最大。Maxim公司的PECL接口有两种形式的输入结构,一种是在芯片上已加有偏置电路,如MAX3885,另一种则需要外加直流偏置,如MAX3867、MAX3675。
图2. PECL接口输入结构
表I中给出了Maxim公司PECL接口输入输出的具体电气指标。
表I. PECL输入和输出规格
Parameter Conditions Min Type Max Units Output High Voltage VCC - 1.025 VCC - 1.025 VCC - 0.88 V TA = -40°C VCC - 1.085 VCC - 0.88 V Output Low Voltage TA = 0°C to +85°C VCC - 1.81 VCC - 1.62 V TA = -40°C VCC - 1.83 VCC - 1.55 V Input High Voltage VCC - 1.16 VCC - 0.88 V Input Low Voltage VCC - 1.81 VCC - 1.48 V在+5.0V和+3.3V供电系统中,PECL接口均适用,+3.3V供电系统中的PECL常被称作低压PECL,简写为。
在使用PECL电路时要注意加电源去耦电路,以免受噪声的干扰,另外,输出采用交流还是直流耦合对负载网络的形式将会提出不同的要求。
3 CML接口CML是所有高速数据接口形式中最简单的一种,它的输入与输出是匹配好的,从而减少了外围器件,也更适合于在高的频段工作。它所提供的信号摆幅较小,从而功耗更低。此外,50
3.1 CML接口输出结构
CML接口的输出电路形式是一个差分对管,该差分对的集电极电阻为50
图3. CML接口输入结构
图4. 直流耦合与交流耦合情况下,CML输出波形
3.2 CML接口输入结构
CML输入结构有几个重要特点,这也使它在高速数据传输中成为常用的方式,如图5所示,Maxim公司的CML输入阻抗为50
图5. CML输入电路匹配
表II以MAX3831/MAX3832为例列出了CML器件的输入输出技术参数
表II. CML输入和输出规格(负载 = 50
注:Maxim不同产品CML输入灵敏度不同,如MAX3875、MAX3876。
4 LVDS接口LVDS用于低压差分信号点到点的传输,该方式有三大优点,使其更具有吸引力。A) LVDS传输的信号摆幅小,从而功耗低,一般差分线上电流不超过4mA,负载阻抗为100
4.1 LVDS接口输出结构
Maxim公司LVDS输出结构在低功耗和速度方面做了优化,电路如图6所示。电路差分输出阻抗为100
图6. LVDS接口输出结构
4.2 LVDS接口输入结构
LVDS输入结构如图7所示,IN+与IN-输入差分阻抗为100
图7. LVDS接口输入结构
表III总结了Maxim公司LVDS输入与输出技术指标(MAX3831, MAX3821和MAX3890)
表III. LVDS输入和输出规格
PARAMETER SYMBOL CONDITION MIN TYP MAX UNITS Output High Voltage VOH 1.475 V Output Low Voltage VOL 0.925 x x x Differential Output Voltage |Vod| 250 400 mV Change in Magnitude of Differential Output for Complementary StatesVOS = 1.2V 350 μA Threshold Hysteresis 70 mV Differential Input Impedance Rin 85 100 115
5 接口互连5.1 CML到CML的连接
如果接收器与发送器之间采用相同的VCC电源,CML驱动器输出可以直流耦合到CML接收器输入,无需额外的元件。如果接收器与发送器采用不同的电源,系统需要用交流
5.2 PECL到PECL的连接
5.2.1 直流耦合:50
PECL到PECL的连接分直流耦合和交流耦合两种形式,下面分别介绍: 直流耦合情况 PECL输出设计成驱动50
解出R1、R2,可得:
在3.3V供电时,电阻按5%的精度选取,R1为130
图9. Thevenin等效变换
注:PECL输出配置为射极开路,没有背向终端匹配(参见1)。
5.2.2 交流耦合情况
PECL在交流耦合输出到50
图10. PECL与PECL之间的直流耦合
图11. PECL与PECL之间的交流耦合
R2和R3的选择应考虑如下几点:(1) PECL输入直流偏压应固定在VCC-1.3V;(2)输入阻抗应等于传输线阻抗;(3)低功耗;(4)外围器件少。最常用的就是图11中的两种。在图11(a)中,R2和R3的选择应满足下面方程组:
求解得到:
图11(a)的缺陷是:由终端网络引起的功耗较大。如果系统对于功耗要求较高,可以采用图11(b)所示电路。这时,我们需要满足:
解得:
PECL的输出共模电压需固定在VCC-1.3V,在选择直流偏置电阻(R1)时仅需该电阻能够提供14mA到地的通路,这样R1=(VCC-1.3V)/14mA。在+3.3V供电时,R1 = 142
可以通过两种方式进一步改善PECL的终端匹配:(1)增加一个与耦合电容串联的电阻,使得PECL驱动器端的等效交流阻抗接近50
5.3 LVDS与LVDS的连接
因为LVDS的输入与输出都是内匹配的,所以LVDS间的连接可以如图12中那样直接连接。
图12. LVDS与LVDS的连接
6 LVDS,PECL,CML间的互连在下面的讨论中,假设采用+3.3V PECL。
6.1 LVPECL到CML的连接
LVPECL与CML之间的耦合方式可以是交流方式,也可以是直流方式。
6.1.1 交流耦合情况
LVPECL到CML的一种连接方式就是交流耦合方式,如图13所示。在LVPECL的两个输出端各加一个到地的偏置电阻,电阻值选取范围可以从142
图13. LVPECL与CML之间的交流耦合
6.1.2 直流耦合情况
在LVPECL到CML的直流耦合连接方式中需要一个电平转换网络,如图14中所示。该电平转换网络的作用是匹配LVPECL的输出与CML的输入共模电压。一般要求该电平转换网络引入的损耗要小,以保证LVPECL的输出经过衰减后仍能满足CML输入灵敏度的要求;另外还要求自LVPECL端看到的负载阻抗近似为50
图14. LVPECL与CML之间的电阻网络(MAX3875)
下面是该电阻网络必须满足的方程:
(注:假定LVPECL的最小差分输出摆幅为1200mV,而MAX3875的输入灵敏度为50mV,这样电阻网络的最小增益必须大于50mV/400mV = 0.042。)
求解上面的方程组,我们得到R1 = 215
LVPECL到MAX3875的直流耦合结构如图15所示,对于其它的CML输入,最小共模电压和灵敏度可能不同,读者可根据上面的考虑计算所需的电阻值。
图15. LVPECL与CML之间的直流耦合(MAX3875)
6.2 CML到LVPECL的连接
图16给出了CML到LVPECL三种交流耦合解决方案。
图16. CML与LVPECL之间的交流耦合
6.3 LVPECL到LVDS的连接
6.3.1 直流耦合情况
LVPECL到LVDS的直流耦合结构需要一个电阻网络,如图17中所示,设计该网络时有这样几点必须考虑:首先,我们知道当负载是50
图17. LVPECL与LVDS之间的直流耦合
考虑VCC = +3.3V情况,解上面的方程组得到:R1 = 182
6.3.2 交流耦合情况
LVPECL到LVDS的交流耦合结构如图18所示,LVPECL的输出端到地需加直流偏置电阻(142
图18. LVPECL与LVDS之间的交流耦合
6.4 LVDS到LVPECL的连接
LVDS与LVPECL之间的直流和交流耦合需要进行几项匹配。
6.4.1 直流耦合情况
LVDS与LVPECL之间采用直流耦合结构时,需要加一个电阻网络,如图19所示。该电阻网络完成LVDS输出电平(1.2V)到LVPECL输入电平(VCC-1.3V)的转换。由于LVDS的输出是以地为参考,而LVPECL的输入是以VCC为参考,这需要在构建电平转换网络时注意LVDS的输出不会对供电电源的变化敏感;另一个问题是需要在功耗和速度方面折中考虑,如果电阻值(R1、R2、R3)取得较小,由电阻网络和LVPECL输入寄生电容构成的时间常数较小,允许电路在更高的速度下工作。但是,由于这些电阻上流过较大的电流,使得总功耗增大。这时,LVDS的输出性能容易受电源波动的影响。还有一个问题就是要考虑阻抗匹配和网络衰减问题,电阻值可以通过下面的方程导出。
图19. LVDS与LVPECL之间的直流耦合
在VCC电压为+3.3V时,解上面的方程得:R1 = 374
6.4.2 交流耦合情况
LVDS到LVPECL的交流耦合结构较为简单,图20给出了两个例子。
图20. LVDS与LVPECL之间的交流耦合
6.5 CML和LVDS间互连
CML与LVDS之间采用交流耦合方式连接时(图21),注意,CML输出信号摆幅应该在LVDS输入能够处理的范围以内。
图21. CML与LVDS之间的交流耦合
如果LVDS驱动器需要驱动一个CML接收器,可以采用图22所示的交流耦合方式。
图22. LVDS与CML之间的交流耦合