偶看新闻开原市顺丰快递:SI高速电路设计：EMI抑制----好东东啊 电磁兼容(EMC)小小家下载讨论中心
来源：百度文库 编辑：偶看新闻 时间：2024/04/30 09:47:53
SI高速电路设计：EMI抑制
日常生活中，我们常常可以看到这样的现象，当把手机放置在音箱旁，接电话的时候，音箱里面会发出吱吱的声音，或者当我们在测试一块电路板上的波形时，忽然 接到同事的电话，会发现接电话瞬间我们示波器上的波形出现变形，这些都是电磁干扰的特征。电磁干扰不但会影响系统的正常工作，还可能给电子电器造成损坏， 甚至对人体也有害处，因此尽可能降低电磁干扰已经成为大家关注的一个焦点，诸如FCC、CISPR、VCCI等电磁兼容标准的出台开始给电子产品的设计提 出了更高的要求。虽然人们对电磁兼容性的研究要远远早于信号完整性理论的提出，但作为高速设计一部分，我们习惯地将EMI问题也列入信号完整性分析的一部 分。本章将全面分析电磁干扰和电磁兼容的概念、产生及抑制，重点针对高速PCB的设计。
4.1 EMI/EMC的基本概念
电磁干扰即EMI(Electromagnetic Interference)，指系统通过传导或者辐射，发射电磁波并影响其他系统或本系统内其他子系统的正常工作。因为所有的电子产品都会不可避免地产生 一定的电磁干扰，为了量度设备系统在电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁干扰的能力，人们提出了电磁兼容这个概念。美国联邦通 讯委员会在1990年和欧盟在1992都提出了对商业数码产品的有关规章，这些规章要求各个公司确保它们的产品符合严格的磁化系数和发射准则。符合这些规 章的产品称为具有电磁兼容性EMC(Electromagnetic Compatibility)。对于电磁兼容性，必须满足一下三个要素：
1. 电磁兼容需要存在某一个特定的空间。比如，大的，一个房间甚至宇宙；小的，可以是一块集成电路板。
2. 电磁兼容必须同时存在骚扰的发射体和感受体。
3. 必须存在一定的媒体(耦合途径)将发射体与感受体结合到一起。这个媒体可以是空间，也可以是公共电网或者公共阻抗。
对于EMI，可以按照电磁干扰的途径(详细的分类参见附录一)来分为辐射干扰、传导干扰和感应耦合干扰三种形式。辐射干扰就是指如果骚扰源不是处在一个全 封闭的金属外壳内，它就可以通过空间向外辐射电磁波，其辐射场强取决于装置的骚扰电流强度、装置的等效阻抗，以及骚扰源的发射频率。如果骚扰源的金属外壳 带有缝隙与孔洞，则辐射的强度与干扰信号的波长有关。当如果孔洞的大小和波长可以比拟时，则可形成干扰子辐射源向四周辐射，辐射场中金属物还可以形成二次 辐射；传导干扰，顾名思义，骚扰源主要是利用与其相连的导线向外部发射，也可以通过公共阻抗耦合，或接地回路耦合，将干扰带入其他电路，传导干扰是电磁干 扰的一种重要形式；感应耦合干扰的途径是介于辐射途径与传导途径之间的第三条途径，当骚扰源的频率较低时，骚扰电源的辐射能力有限。同时骚扰又不直接与其 他导体连接，此时电磁骚扰能量则通过与其相邻的导体产生感应耦合，将电磁能转移到其他导体上去，在邻近导体内感应出骚扰电流或者电压。感应耦合可以通过导 体间的电容耦合的形式出现，也可以由电感耦合的形式或电容、电感混合出现。
4.2 EMI的产生
我们来分析一下EMI的产生，忽略自然干扰的影响，在电子电路系统中我们主要考虑是电压瞬变和信号的回流这两方面。
4.2.1 电压瞬变
对于电磁干扰的分析，可以从电磁能量外泄方面来考虑，如果器件向外泄露的能量越少，我们可以认为产生的电磁干扰就比较小。对于高速的数字器件来说，产生高 频交流信号时的电压瞬变是产生电磁干扰的一个主要原因。我们知道，数字信号在开关输出时产生的频谱不是单一的，而是融合了很多高次谐波分量，这些谐波的振 幅(即能量)由器件的上升或者下降时间来决定，信号上升和下降速率越快，即开关频率越高，则产生的能量越多。所以，如果器件在很短的时间内完成很大的电压 瞬变，将会产生严重的电磁辐射，这个电磁能量的外泄就会造成电磁干扰问题。通常，高速数字电路的EMI发射带宽可以通过下面的公式计算：
F=1/πTr，
F为开关电路产生的最高EMI频率，单位为GHz，Tr为信号的上升时间或者下降时间，单位为ns。
图1-4-1 理想信号回流示意图
图1-4-1 实际情况中的信号回流
对高频信号回流的理解不能有一个思维定势，认为回流必须完全存在于信号走线正下方的参考平面上。事实上，信号回流的途径是多方面的：参考平面，相邻的走 线，介质，甚至空气都可能成为它选择的通道，究竟哪个占主要地位归根结底看它们和信号走线的耦合程度，耦合最强的将为信号提供最主要的回流途径。比如在多 层PCB设计中，参考平面离信号层很近，耦合了绝大部分的电磁场，99％以上的信号能量将集中在最近的参考平面回流，由于信号和地回流之间的环路面积很 小，所以产生的EMI也很低。但如果由于相邻的参考平面上存在缝隙等非理想因素，这就导致了回流的面积增大，低电感的耦合作用减弱，将会有更多的回流通过 其它途径或者直接释放到空中，这就会导致EMI的大大增加。
我们参考图1-4-3来分析信号回流对EMI的影响，可以看到：信号和回流外部区域，由于磁场的极性相反，可以相互抵消，而中间部分是加强的，这也是对外 辐射的主要来源。很明显，我们只要缩短信号和回流之间的距离，就可以更好的抵消外围的电磁场，同时也能降低中间加强部分的面积，大大抑制EMI。
图1-4-3信号回路的磁场耦台分析
4.2.3 共模和差摸EMI
当两条或者多条信号线以相同的相位和方向从驱动端输出到接收端的时候，就会产生共模干扰。共模特性表现为这些导线组中的感生电流方向全部相同，而产生的磁 场也是他们相同方向磁场的迭加，增大了磁场强度，向外辐射能量的大天线就是这样形成的。在共模的情况下，会导致磁场强度的变大和电场强度减小，这样就相当 于增加了传输线的电感和减小传输线的电容值。因此，如果传输线的阻抗变大，电磁场能量外泄增加，电磁干扰也变大。
电源线上电流从驱动端流到接收端的时候和它回流之间耦合产生的干扰，就叫做差模干扰。电流流向负载时，会产生等值的回流，这两个方向相反的电流，当回流电 流完全居于传输电流下方的时候，就形成了标准的差模信号。由于它们相互之间产生的磁场方向相反，因而可以抵消大部分的磁场，抑制了磁场的外泄比率，而其中 残留的电磁场就形成了差模EMI。
图1-4-4 电场感应示意图
其中A为干扰源，B为受感应设备，其中Ua和Ub之间的关系为
Ub=C1*Ua/(C1+C2)
C1为A、B之间的分布电容；C2为受感应设备的对地电容。
根据示意图和等式，为了减弱B上面的地磁感应，使用的方法有
1. 增大A和B之间的距离，减小C1。
2. 减小B和地之间的距离，增大C2。
3. 在AB之间放置一金属薄板或将A使用金属屏蔽罩罩住A，C1将趋向0数值。
相对来说1和2比较容易理解，这里主要针对第3种方法进行分析。由图1-4-5可以看出，插入屏蔽板后(屏蔽板接地)。就造成两个分布电容C3和C4，其 中C3被屏蔽板短路到地，它不会对B点的电场感应产生影响。而受感应物B的对地和对屏蔽板的分布电容，C3和C4，实际上是处在并联的位置上。这样，B设 备的感应电压ub'应当是A点电压被A、B之间的剩余电容C1'与并联电容C2和C4的分压，即
Ub=C1'*Ua/(C1'+C2+C4)
图1-4-5加入金属板后的电场感应图
由于C1'远小于为屏蔽的C1，所以在B的感应电压就会减小很多。因此，很多时候都采用这种接地的金属罩作为屏蔽物。
以下是对电场屏蔽的几点要点总结：
1. 屏蔽金属板放置靠近受保护设备比较好，这样将获得更大的C4，减小电场感应电压。
2. 屏蔽板的形状对屏蔽效能的高低有明显的影响，例如，全封装的金属盒可以有最好的电场屏蔽效果，而开孔或带缝隙的屏蔽罩可以有最好的电场屏蔽效果，而且开孔或者带缝隙的屏蔽罩，其屏蔽效能会受到不同程度的影响.
3. 屏蔽板的材料以良性导体为佳。对厚度并无特殊要求。
4.3.1.2磁场屏蔽
由于磁场屏蔽通常是对直流或很低频场的屏蔽，其效果和电场屏蔽和电磁场屏蔽相比要差很多，磁场屏蔽的主要手段就是依赖高导磁材料具有的低磁阻，对磁通起分路的作用，使得屏蔽体内部的磁场大大减弱。
对于磁场屏蔽需要注意的几点：
1. 减小屏蔽体的磁阻(通过选用高导磁率材料和增加屏蔽体的厚度)
2. 被屏蔽设备和屏蔽体间保持一定距离，减少通过屏蔽设备的磁通。
3. 对于不可避免使用缝隙或者接风口的，尽量使缝隙或者接风口呈条形，并且顺沿着电磁线的方向，减少磁通。
4. 对 于强电场的屏蔽，可采用双层磁屏蔽体的结构。对要屏蔽外部强磁场的，则屏蔽体外层要选用不易磁饱和的材料，如硅钢等；而内部可选用容易到达饱和的高导磁材 料。因为第一次屏蔽削弱部分，第二次削弱大部分，如果都使用高导磁，会造成进入一层屏蔽的在一层和二层间造成反射。如果要屏蔽内部的磁场，则相反。而屏蔽 体一般通过非磁性材料接地。
4.3.1.3电磁场屏蔽
电磁场屏蔽是利用屏蔽体阻隔电磁场在空间传播的一种措施。和前面电场和磁场的屏蔽机理不同，电磁屏蔽对电磁波的衰减有三个过程：
1. 当电磁波在到达屏蔽体表面时，由于空气与金属的交界面上阻抗不连续，对入射波产生反射，这种反射不要求屏蔽材料必须有一定厚度，只需要交界面上的不连续。
2. 进入屏蔽体的电磁波，在屏蔽体中被衰减。
3. 穿过屏蔽层后，到达屏蔽层另一个屏蔽体，由于阻抗不连续，产生反射，重新回到屏蔽体内。
从上面三个过程看来，电磁屏蔽体对电磁波的衰减主要是反射和吸收衰减。
4.3.1.4电磁屏蔽体和屏蔽效率
屏蔽效率是对屏蔽体进行性能评估的一个指数，它的表达式为：
SE(db)=A+R+B
1) 其中A为吸收损耗，吸收损耗是指电磁波穿过屏蔽罩时能量损耗的数量，吸收损耗可以通过下面的公式计算：
AdB=1.314(f*σ*μ)1/2*t
f： 频率(MHz) μ：铜的导磁率 σ：铜的导电率 t：屏蔽体厚度
图1-4-6 电容的等效模型
其中等效串联电阻我们称之为ESR，等效串联电感我们称之为ESL，我们可以计算出这个等效电容的谐振频率为：Fr=1/2π√LC电容的滤波原理就是通过这个频率来确定。小于谐振频率的时，电容体现为容性，而当频率大于谐振频率的时，电容就体现为感性。所以，我们在滤除较为低频的噪 声的时候，就应当选择电容值比较高的电容，想滤去频率较高的噪声，比如我们前面所说的EMI，则应该选择数值比较小的电容。所以，在实际中，我们通常放置 一个1uf到10uf左右的去耦电容在每个电源输出管脚处，来抑制低频成分，而选取O.01uf到O.1uf左右的去耦电容来滤除高频部分(对去耦电容的 特性分析请参考第五章电源完整性分析)。 为了获得最佳的EMI抑制效果，我们最好能在每组电源和地的引脚都能安装一个电容，但是如果电源在流出引脚前在Ic内部已经放置去耦电容，那么在引脚处就 不必在和每个地之间连接一个电容了．但是这样对IC芯片的成本会相应提高。
图1-4-7是一个放置耦合电容和不放置耦合电容的EMI仿真比较
图1-4-7 去耦电容对抑制EMI的作用
4.3.2.2 EMI滤波器
EMI滤波一般是用在对电源线的滤波，它是用来隔离电路板或者系统内外的电源，它的作用是双向的，即可以作为输出滤波，也可以作为输入滤波．EMI滤波器 是由电感和电容组成。比较常见的几种EMI滤波器有：穿心电容，L型滤波器，Ⅱ型滤波器，T型滤波器等。对于不同滤波器的选择，我们通常是通过滤波器接入 端的阻抗大小来决定。如果电源线两端都为高阻，那么易选用穿心电容和Ⅱ型滤波器，但是Ⅱ型滤波器的衰减速度比穿心电容大；如果两端阻抗相差比较大，适宜选 择L型滤波器，其中电感接入低阻如果两端都为低阻抗，那么就选用T型滤波器。
4.3.2.3 磁性元件
磁性元件是由铁磁材料构成的，有来抑制EMI，最常见的磁性元件有磁珠，磁环，扁平磁夹子。磁环和磁夹子一般用在连接线上，如图1-4-8所示。
图1-4-8磁性元件示意图
磁性元件的工作原理很简单，就是相当于在传输线上串入一电感，厂家一般会提供与图1-4-9类似的特性图，设计者必须根据需求来选择相应的磁性元件，在下图中，线上串接一个磁性元件的插入损耗可由下面这个公式计算得出：
Loss(dB)=20log[(Zs+Zf+Z1)／(Zs+Z1)]
图1-4-9磁性元件的特性图
由于磁性元件并不增加线路中的直流阻抗，这使得它非常适合用在电源线上做EMI抑制器件。由于磁珠很小也很容易处理，所以有时候也把它用在信号线上作为 EMI抑制器件，但是它掩盖了问题的本质，影响了信号的上升下降时间，除非万不得以或者在设计的最后调试阶段，一般不推荐使用。
4.3.3 接地
实际中，信号的基本接地方式有三种，浮地、单点接地和多点接地。
1．浮地
浮地就是指和公共地分开的接地。采用浮地的目的是为了将电路或者设备与公共地或可能引起环流的公共导线隔离开来。浮地还可以使不同电位的电路之间的配合变 得简单。由于浮地和其他公共地之间隔离开，所以，一般不会受到其他地上噪声的影响，但是，却容易在浮地上面形成静电的堆积，时间长了就会形成静电干扰。目 前有种解决办法是采用大电阻将接浮地设备和大地相连，能够进行静电释放。
2．单点接地
单点接地是指在一个电路或者设备中，只有一个物理点被定义接地参考点，电路或者设备中所以的接地信号都接到这个接地点，由于所有的接地信号都接到一起，由 于每个信号接地的距离不一样，很容易使接地点的电平不稳定，而且，更为严重的一个问题是单点接地不适合高频电路或者设备。因为在高频下，信号波长很小，如 果接地线的长度接近λ/4的时候，接地处会形成短路，反射系数为-1，信号会反射回来，达不到接地效果，所以，对于高频电路，我们不提倡使用单点接地方式 而使用多点接地方式。
3．多点接地
多点接地是指设备或电路中的各个接地都直接接到离它最近的接地平面上，以使得各个接地线的长度远小于λ/4。多点接地的优点是比较简单，而且接地线上出现 的高频驻波现象明显减少。但是多点接地系统中的地线回路对系统提出了跟高的要求，保证各个接地点之间的稳定电平和低阻抗是必须注意的一个问题。
4．混合接地
由于单点接地和多点接地都存在各自的优缺点，所以，有很多情况下，系统内部将单点接地和多点接地两种混合使用，也就是我们说的混合接地。先将电路中的所有 电路接地特性进行分析、统计，将那些必须多点接地的使用多点接地，而其余的进行单点接地。示意图1-4-10是一种混合接地的方式，对于直流，电容是开路 的，电路是单点接地，对于射频，电容是导通的电路是多点接地。
图1-4-10混合接地示意图
良好的接地能够减缓电压瞬变，保证良好的信号回流路径，它是抑制EMI的一种重要手段。特别是将屏蔽和接地配合使用，这样对于高频下的电磁兼容性问题，往往能取到事半功倍的效果。第八章中还有对接地理论的更详细的分析。
4.4 PCB设计中的EMI
前面我们从理论上分析了EMI的产生情况，并主要从系统设计方面考虑了很多实际采用的抑制EMI的手段和方式，这节里我们将针对高速PCB设计，来分析如何进行EMI控制。
4.4.1 传输线RLC参数和EMI
对于PCB板来说，PCB上的每一条走线都可以有用三个基本的分布参数来对它进行描述，即电阻，电容和电感。在EMI和阻抗的控制中，电感和电容的作用很大。
电容是电路系统存储系统电能的元件。任何相邻的两条传输线之间，两层PCB导电层之间以及电压层和周围的地平面之间都可以组成电容。在这些所有的电容中， 传输线和它的回流电流之间组成的电容数值最大，也数量最多，因为任何的传输线，它都会在它的周围通过某种导电物质形成回流。根据电容的公式：C=εs/ (4kπd)，他们之间形成的电容的大小和传输线到参考平面的距离成反比，和传输线的直径(横截面积)成正比。我们都知道，如果电容的数值越大，那么他们 之间存储的电场能量也越多，换句话说，他往外部泄露系统能量的比率将更少，那么这个系统产生的EMI就会得到一定的抑制作用。
电感是电路系统中存储周围磁场能量的元件。磁场是由流过导体的电流产生的感生场。电感的数值表示它存储导体周围磁场的能力，如果磁场减弱，感抗就会变小， 感抗变大的时候，磁场就会增大，那么对外的磁能量辐射也会变大，即EMI值越大。所以，如果系统的电感越小，那么就能对EMI进行抑制。在低频情况下，如 果导体变短，厚度变大，变宽的时候，导体的电感就会变小，而在高频情况下，磁场的大小则和导线及其回流构成的闭环面积的函数，如果把导线与其回路靠近，由 于回流和本身电流大小相等(在最佳回流状态)方向相反，所以两者产生的磁场就会相互抵消，降低了导体的感应电感，所以，保持导体上电流和其最佳回流路径， 能够一定程度的减小EMI。
图1-4-11 六层PCB的两种典型叠层设计
六层PCB的叠层设计通常有两种方案(如图1-4-11所示)。对于第一种方案，我们可以把电源和地分别放在第3和第4层，这一设计虽然电源覆铜阻抗低， 但是由于第1层和第6层为信号层，其电磁屏蔽性能差，导线上的很大一部分磁场都要辐射到外界，换句话说，信号电流和回流信号中，一个处于屏蔽范围内，而另 一个却有一半处于屏蔽范围外，一个处于屏蔽范围之内，这样其实增加了差模EMI。但是如果两个外层上的信号线数量最少，走线长度很短(短于信号最高谐波波 长的1/20)，则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地(每1/20波长为间隔)，则对差模EMI的抑 制特别好。而且我们还可以条件允许的情况下，在信号层的每一层靠边处铺设一圈铜，并且在1/20波长的间距内打控，也能很好的防止EMI的泄漏．如前所 述，要将铺铜区与内部接地层多点相联。第二种方案就是将电源和地分别放在第2和第5层，虽然抑制了绝大部分差模EMI，但由于电源覆铜阻抗高，对减少共模 EMI辐射的效果不好。此外，从信号阻抗
控制的观点来看，这一做法也是非常有利的，因而该方案成为目前应用最广泛的六层板设计方案。
如果我们能够有能力将所有的信号走线完全分布在两层内进行，那么我们可以采用其它更优化的叠层设计：将第1和第6层(两个表层)铺地，第3和第4层设置为 电源和地。信号线走在2和5层，两边都有参考平面屏蔽，因而EMI抑制能力是优异的。该设计的缺点就是走线层只有两层，布线空间略显紧张。实际中要灵活处 理，比如在铺铜区内也可以适当走线，只是要注意不能隔断上层信号的回流通路。
还有一种叠层方案为：信号、地、信号、电源、地、信号，这也可实现信号完整性设计所需要的良好的环境：信号层与参考层相邻，电源层和接地层配对。不足之处 在于铺铜层的堆叠不平衡，这会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜，填铜后如果第3层的覆铜密度接近於电源层或接地层，这块 板就可以近似地看作是结构平衡的电路板。注意，填铜区必须接电源或接地(最好接地)，连接过孔之间的距离仍然是小于1/20波长。
4.4.3 电容和接地过孔对回流的作用
高速PCB设计中对于EMI的抑制是非常灵活的，设计者永远不可能很完美地解决所有的EMI问题，只有从小处着手，从对各个细节的把握来达到整体抑制的效 果，有时，往往一个看似微不足道的电容或过孔都能起着举足轻重的作用。也许提到电容对EMI的抑制作用大家都比较熟悉，即利用电容的储能滤波特性，稳定电 压，消除高次谐波，从而达到降低EMI的效果。在这节里，我们将重点分析一下电容和接地过孔在保证信号低阻抗回路中所起的作用，这也是多层PCB板设计中 有效抑制EMI的重要方面之一。
多层PCB设计中，由于布线密度，拓补结构的要求，信号走线经常需要在层间切换，如果它所参考的地平面也发生变化，那么该信号的回流路径将发生变化，从而产生一定的EMI问题，如图1-4-12所示：
图1-4-12 信号换层带来的EMI问题
解决这一问题最简单也是最有效的方法就是合理添加电容或过孔。如果两个不同的参考平面都是地或都是电源，那么我们可以通过添加接地过孔或者电源连接过孔来 为信号的回流提供回路(图1-4-13 A)；如果两个参考平面是电源和地之间的切换，那么就可以利用旁路电容提供低阻抗的回路(图1-4-13 B)。
图1-4-13 过孔或电容提供回流通路
上 图我们可以看到，在信号走线换层的附近多放置一些接地过孔(电源孔)和电容能为信号提供完整的低阻抗的回路，保证了信号和回流之间的耦合，从而抑制了 EMI。需要注意的是，回流通过电容切换参考平面时，由于本身及过孔的寄生电感存在，仍然会产生一定的电磁辐射和信号衰减，所以设计者头脑里要有一个正确 的指导思想：尽量少换层走线，换层后尽量保持信号靠近同一(或者同属性)的参考平面。
4.4.4布局和走线规则
PCB板上器件的布局，可以按照下面几个原则来进行：
1. 按照器件的功能和类型来进行布局。对于功能相同或者相近的器件，放置在一个区域里面有利于减小他们之间的布线长度。而且还能防止不同功能的器件在一个小区域内形成干扰。
2. 按 照电源类型进行布局。这个是布局中最重要的一点，电源类型包括不同的电源电压值，数字电路和模拟电路。按照不同电压，不同电路类型，将他们分开布局，这样 有利于最后地的分割，数字地紧贴在数字电路下方，模拟地紧贴在模拟电路下方。这样有利于信号的回流和两种地平面之间的稳定。
3. 关 于共地点和转换器的放置。由于电路中很可能存在跨地信号，如果不采取什么措施，就很可能导致信号无法回流，产生大量的共模和差模EMI。所以，布局的时候 尽量要减少这种情况的发生，而对于非走不可的，可以考虑给模拟地和数字地选择一个共地点，提供跨地信号的回流路径。电路中有时还存在A/D或D/A器件， 这些转换器件同时由模拟和数字电源供电，因此要将转换器放置在模拟电源和数字电源之间。
对于PCB的走线，我们这里建议如下一些措施来抑制EMI：
1. 保证所有的信号尤其是高频信号，尽可能靠近地平面(或其他参考平面)。
2. 一般超过25MHz的PCB板设计时要考虑使用两层(或更多的)地层。
3. 在电源层和地层设计时满足20H原则。如图1-4-14
(由于RF电流在电源层和地层的边缘也容易发射电磁波，解决这个问题的最好方法就是采用20-H规则，即地平面的边缘比电源平面大20H(H是电源到地平面的距离)。若是设计中电源的管脚在PCB的边缘，则可以部分延展电源层以包住该管脚。)
4. 将时钟信号尽量走在两层参考平面之间的信号层。
5. 保证地平面(电源平面)上不要有人为产生的隔断回流的断槽。
6. 在高频器件周围，多放置些旁路电容。
7. 信号走线时尽量不要换层，即使换层，也要保证其回路的参考平面一样。
8. 在信号换层的过孔附近放置一定的连接地平面层的过孔或旁路电容。
9. 当走线长度(单位英寸)数值上等于器件的上升时间(单位纳秒)，就要考虑添加串联电阻。
10. 保证时钟信号或其他高速电路远离输入输出信号的走线区域。
11. 尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度，信号走线不能呈环状等。
12. 在一些重要的信号线周围可以加上保护的地线，以起到隔离和屏蔽的作用。
13. 对于跨地信号，要想办法保证它最小回流面积。
日常生活中，我们常常可以看到这样的现象，当把手机放置在音箱旁，接电话的时候，音箱里面会发出吱吱的声音，或者当我们在测试一块电路板上的波形时，忽然 接到同事的电话，会发现接电话瞬间我们示波器上的波形出现变形，这些都是电磁干扰的特征。电磁干扰不但会影响系统的正常工作，还可能给电子电器造成损坏， 甚至对人体也有害处，因此尽可能降低电磁干扰已经成为大家关注的一个焦点，诸如FCC、CISPR、VCCI等电磁兼容标准的出台开始给电子产品的设计提 出了更高的要求。虽然人们对电磁兼容性的研究要远远早于信号完整性理论的提出，但作为高速设计一部分，我们习惯地将EMI问题也列入信号完整性分析的一部 分。本章将全面分析电磁干扰和电磁兼容的概念、产生及抑制，重点针对高速PCB的设计。
4.1 EMI/EMC的基本概念
电磁干扰即EMI(Electromagnetic Interference)，指系统通过传导或者辐射，发射电磁波并影响其他系统或本系统内其他子系统的正常工作。因为所有的电子产品都会不可避免地产生 一定的电磁干扰，为了量度设备系统在电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁干扰的能力，人们提出了电磁兼容这个概念。美国联邦通 讯委员会在1990年和欧盟在1992都提出了对商业数码产品的有关规章，这些规章要求各个公司确保它们的产品符合严格的磁化系数和发射准则。符合这些规 章的产品称为具有电磁兼容性EMC(Electromagnetic Compatibility)。对于电磁兼容性，必须满足一下三个要素：
1. 电磁兼容需要存在某一个特定的空间。比如，大的，一个房间甚至宇宙；小的，可以是一块集成电路板。
2. 电磁兼容必须同时存在骚扰的发射体和感受体。
3. 必须存在一定的媒体(耦合途径)将发射体与感受体结合到一起。这个媒体可以是空间，也可以是公共电网或者公共阻抗。
对于EMI，可以按照电磁干扰的途径(详细的分类参见附录一)来分为辐射干扰、传导干扰和感应耦合干扰三种形式。辐射干扰就是指如果骚扰源不是处在一个全 封闭的金属外壳内，它就可以通过空间向外辐射电磁波，其辐射场强取决于装置的骚扰电流强度、装置的等效阻抗，以及骚扰源的发射频率。如果骚扰源的金属外壳 带有缝隙与孔洞，则辐射的强度与干扰信号的波长有关。当如果孔洞的大小和波长可以比拟时，则可形成干扰子辐射源向四周辐射，辐射场中金属物还可以形成二次 辐射；传导干扰，顾名思义，骚扰源主要是利用与其相连的导线向外部发射，也可以通过公共阻抗耦合，或接地回路耦合，将干扰带入其他电路，传导干扰是电磁干 扰的一种重要形式；感应耦合干扰的途径是介于辐射途径与传导途径之间的第三条途径，当骚扰源的频率较低时，骚扰电源的辐射能力有限。同时骚扰又不直接与其 他导体连接，此时电磁骚扰能量则通过与其相邻的导体产生感应耦合，将电磁能转移到其他导体上去，在邻近导体内感应出骚扰电流或者电压。感应耦合可以通过导 体间的电容耦合的形式出现，也可以由电感耦合的形式或电容、电感混合出现。
4.2 EMI的产生
我们来分析一下EMI的产生，忽略自然干扰的影响，在电子电路系统中我们主要考虑是电压瞬变和信号的回流这两方面。
4.2.1 电压瞬变
对于电磁干扰的分析，可以从电磁能量外泄方面来考虑，如果器件向外泄露的能量越少，我们可以认为产生的电磁干扰就比较小。对于高速的数字器件来说，产生高 频交流信号时的电压瞬变是产生电磁干扰的一个主要原因。我们知道，数字信号在开关输出时产生的频谱不是单一的，而是融合了很多高次谐波分量，这些谐波的振 幅(即能量)由器件的上升或者下降时间来决定，信号上升和下降速率越快，即开关频率越高，则产生的能量越多。所以，如果器件在很短的时间内完成很大的电压 瞬变，将会产生严重的电磁辐射，这个电磁能量的外泄就会造成电磁干扰问题。通常，高速数字电路的EMI发射带宽可以通过下面的公式计算：
F=1/πTr，
F为开关电路产生的最高EMI频率，单位为GHz，Tr为信号的上升时间或者下降时间，单位为ns。
图1-4-1 理想信号回流示意图
图1-4-1 实际情况中的信号回流
对高频信号回流的理解不能有一个思维定势，认为回流必须完全存在于信号走线正下方的参考平面上。事实上，信号回流的途径是多方面的：参考平面，相邻的走 线，介质，甚至空气都可能成为它选择的通道，究竟哪个占主要地位归根结底看它们和信号走线的耦合程度，耦合最强的将为信号提供最主要的回流途径。比如在多 层PCB设计中，参考平面离信号层很近，耦合了绝大部分的电磁场，99％以上的信号能量将集中在最近的参考平面回流，由于信号和地回流之间的环路面积很 小，所以产生的EMI也很低。但如果由于相邻的参考平面上存在缝隙等非理想因素，这就导致了回流的面积增大，低电感的耦合作用减弱，将会有更多的回流通过 其它途径或者直接释放到空中，这就会导致EMI的大大增加。
我们参考图1-4-3来分析信号回流对EMI的影响，可以看到：信号和回流外部区域，由于磁场的极性相反，可以相互抵消，而中间部分是加强的，这也是对外 辐射的主要来源。很明显，我们只要缩短信号和回流之间的距离，就可以更好的抵消外围的电磁场，同时也能降低中间加强部分的面积，大大抑制EMI。
图1-4-3信号回路的磁场耦台分析
4.2.3 共模和差摸EMI
当两条或者多条信号线以相同的相位和方向从驱动端输出到接收端的时候，就会产生共模干扰。共模特性表现为这些导线组中的感生电流方向全部相同，而产生的磁 场也是他们相同方向磁场的迭加，增大了磁场强度，向外辐射能量的大天线就是这样形成的。在共模的情况下，会导致磁场强度的变大和电场强度减小，这样就相当 于增加了传输线的电感和减小传输线的电容值。因此，如果传输线的阻抗变大，电磁场能量外泄增加，电磁干扰也变大。
电源线上电流从驱动端流到接收端的时候和它回流之间耦合产生的干扰，就叫做差模干扰。电流流向负载时，会产生等值的回流，这两个方向相反的电流，当回流电 流完全居于传输电流下方的时候，就形成了标准的差模信号。由于它们相互之间产生的磁场方向相反，因而可以抵消大部分的磁场，抑制了磁场的外泄比率，而其中 残留的电磁场就形成了差模EMI。
图1-4-4 电场感应示意图
其中A为干扰源，B为受感应设备，其中Ua和Ub之间的关系为
Ub=C1*Ua/(C1+C2)
C1为A、B之间的分布电容；C2为受感应设备的对地电容。
根据示意图和等式，为了减弱B上面的地磁感应，使用的方法有
1. 增大A和B之间的距离，减小C1。
2. 减小B和地之间的距离，增大C2。
3. 在AB之间放置一金属薄板或将A使用金属屏蔽罩罩住A，C1将趋向0数值。
相对来说1和2比较容易理解，这里主要针对第3种方法进行分析。由图1-4-5可以看出，插入屏蔽板后(屏蔽板接地)。就造成两个分布电容C3和C4，其 中C3被屏蔽板短路到地，它不会对B点的电场感应产生影响。而受感应物B的对地和对屏蔽板的分布电容，C3和C4，实际上是处在并联的位置上。这样，B设 备的感应电压ub'应当是A点电压被A、B之间的剩余电容C1'与并联电容C2和C4的分压，即
Ub=C1'*Ua/(C1'+C2+C4)
图1-4-5加入金属板后的电场感应图
由于C1'远小于为屏蔽的C1，所以在B的感应电压就会减小很多。因此，很多时候都采用这种接地的金属罩作为屏蔽物。
以下是对电场屏蔽的几点要点总结：
1. 屏蔽金属板放置靠近受保护设备比较好，这样将获得更大的C4，减小电场感应电压。
2. 屏蔽板的形状对屏蔽效能的高低有明显的影响，例如，全封装的金属盒可以有最好的电场屏蔽效果，而开孔或带缝隙的屏蔽罩可以有最好的电场屏蔽效果，而且开孔或者带缝隙的屏蔽罩，其屏蔽效能会受到不同程度的影响.
3. 屏蔽板的材料以良性导体为佳。对厚度并无特殊要求。
4.3.1.2磁场屏蔽
由于磁场屏蔽通常是对直流或很低频场的屏蔽，其效果和电场屏蔽和电磁场屏蔽相比要差很多，磁场屏蔽的主要手段就是依赖高导磁材料具有的低磁阻，对磁通起分路的作用，使得屏蔽体内部的磁场大大减弱。
对于磁场屏蔽需要注意的几点：
1. 减小屏蔽体的磁阻(通过选用高导磁率材料和增加屏蔽体的厚度)
2. 被屏蔽设备和屏蔽体间保持一定距离，减少通过屏蔽设备的磁通。
3. 对于不可避免使用缝隙或者接风口的，尽量使缝隙或者接风口呈条形，并且顺沿着电磁线的方向，减少磁通。
4. 对 于强电场的屏蔽，可采用双层磁屏蔽体的结构。对要屏蔽外部强磁场的，则屏蔽体外层要选用不易磁饱和的材料，如硅钢等；而内部可选用容易到达饱和的高导磁材 料。因为第一次屏蔽削弱部分，第二次削弱大部分，如果都使用高导磁，会造成进入一层屏蔽的在一层和二层间造成反射。如果要屏蔽内部的磁场，则相反。而屏蔽 体一般通过非磁性材料接地。
4.3.1.3电磁场屏蔽
电磁场屏蔽是利用屏蔽体阻隔电磁场在空间传播的一种措施。和前面电场和磁场的屏蔽机理不同，电磁屏蔽对电磁波的衰减有三个过程：
1. 当电磁波在到达屏蔽体表面时，由于空气与金属的交界面上阻抗不连续，对入射波产生反射，这种反射不要求屏蔽材料必须有一定厚度，只需要交界面上的不连续。
2. 进入屏蔽体的电磁波，在屏蔽体中被衰减。
3. 穿过屏蔽层后，到达屏蔽层另一个屏蔽体，由于阻抗不连续，产生反射，重新回到屏蔽体内。
从上面三个过程看来，电磁屏蔽体对电磁波的衰减主要是反射和吸收衰减。
4.3.1.4电磁屏蔽体和屏蔽效率
屏蔽效率是对屏蔽体进行性能评估的一个指数，它的表达式为：
SE(db)=A+R+B
1) 其中A为吸收损耗，吸收损耗是指电磁波穿过屏蔽罩时能量损耗的数量，吸收损耗可以通过下面的公式计算：
AdB=1.314(f*σ*μ)1/2*t
f： 频率(MHz) μ：铜的导磁率 σ：铜的导电率 t：屏蔽体厚度
图1-4-6 电容的等效模型
其中等效串联电阻我们称之为ESR，等效串联电感我们称之为ESL，我们可以计算出这个等效电容的谐振频率为：Fr=1/2π√LC电容的滤波原理就是通过这个频率来确定。小于谐振频率的时，电容体现为容性，而当频率大于谐振频率的时，电容就体现为感性。所以，我们在滤除较为低频的噪 声的时候，就应当选择电容值比较高的电容，想滤去频率较高的噪声，比如我们前面所说的EMI，则应该选择数值比较小的电容。所以，在实际中，我们通常放置 一个1uf到10uf左右的去耦电容在每个电源输出管脚处，来抑制低频成分，而选取O.01uf到O.1uf左右的去耦电容来滤除高频部分(对去耦电容的 特性分析请参考第五章电源完整性分析)。 为了获得最佳的EMI抑制效果，我们最好能在每组电源和地的引脚都能安装一个电容，但是如果电源在流出引脚前在Ic内部已经放置去耦电容，那么在引脚处就 不必在和每个地之间连接一个电容了．但是这样对IC芯片的成本会相应提高。
图1-4-7是一个放置耦合电容和不放置耦合电容的EMI仿真比较
图1-4-7 去耦电容对抑制EMI的作用
4.3.2.2 EMI滤波器
EMI滤波一般是用在对电源线的滤波，它是用来隔离电路板或者系统内外的电源，它的作用是双向的，即可以作为输出滤波，也可以作为输入滤波．EMI滤波器 是由电感和电容组成。比较常见的几种EMI滤波器有：穿心电容，L型滤波器，Ⅱ型滤波器，T型滤波器等。对于不同滤波器的选择，我们通常是通过滤波器接入 端的阻抗大小来决定。如果电源线两端都为高阻，那么易选用穿心电容和Ⅱ型滤波器，但是Ⅱ型滤波器的衰减速度比穿心电容大；如果两端阻抗相差比较大，适宜选 择L型滤波器，其中电感接入低阻如果两端都为低阻抗，那么就选用T型滤波器。
4.3.2.3 磁性元件
磁性元件是由铁磁材料构成的，有来抑制EMI，最常见的磁性元件有磁珠，磁环，扁平磁夹子。磁环和磁夹子一般用在连接线上，如图1-4-8所示。
图1-4-8磁性元件示意图
磁性元件的工作原理很简单，就是相当于在传输线上串入一电感，厂家一般会提供与图1-4-9类似的特性图，设计者必须根据需求来选择相应的磁性元件，在下图中，线上串接一个磁性元件的插入损耗可由下面这个公式计算得出：
Loss(dB)=20log[(Zs+Zf+Z1)／(Zs+Z1)]
图1-4-9磁性元件的特性图
由于磁性元件并不增加线路中的直流阻抗，这使得它非常适合用在电源线上做EMI抑制器件。由于磁珠很小也很容易处理，所以有时候也把它用在信号线上作为 EMI抑制器件，但是它掩盖了问题的本质，影响了信号的上升下降时间，除非万不得以或者在设计的最后调试阶段，一般不推荐使用。
4.3.3 接地
实际中，信号的基本接地方式有三种，浮地、单点接地和多点接地。
1．浮地
浮地就是指和公共地分开的接地。采用浮地的目的是为了将电路或者设备与公共地或可能引起环流的公共导线隔离开来。浮地还可以使不同电位的电路之间的配合变 得简单。由于浮地和其他公共地之间隔离开，所以，一般不会受到其他地上噪声的影响，但是，却容易在浮地上面形成静电的堆积，时间长了就会形成静电干扰。目 前有种解决办法是采用大电阻将接浮地设备和大地相连，能够进行静电释放。
2．单点接地
单点接地是指在一个电路或者设备中，只有一个物理点被定义接地参考点，电路或者设备中所以的接地信号都接到这个接地点，由于所有的接地信号都接到一起，由 于每个信号接地的距离不一样，很容易使接地点的电平不稳定，而且，更为严重的一个问题是单点接地不适合高频电路或者设备。因为在高频下，信号波长很小，如 果接地线的长度接近λ/4的时候，接地处会形成短路，反射系数为-1，信号会反射回来，达不到接地效果，所以，对于高频电路，我们不提倡使用单点接地方式 而使用多点接地方式。
3．多点接地
多点接地是指设备或电路中的各个接地都直接接到离它最近的接地平面上，以使得各个接地线的长度远小于λ/4。多点接地的优点是比较简单，而且接地线上出现 的高频驻波现象明显减少。但是多点接地系统中的地线回路对系统提出了跟高的要求，保证各个接地点之间的稳定电平和低阻抗是必须注意的一个问题。
4．混合接地
由于单点接地和多点接地都存在各自的优缺点，所以，有很多情况下，系统内部将单点接地和多点接地两种混合使用，也就是我们说的混合接地。先将电路中的所有 电路接地特性进行分析、统计，将那些必须多点接地的使用多点接地，而其余的进行单点接地。示意图1-4-10是一种混合接地的方式，对于直流，电容是开路 的，电路是单点接地，对于射频，电容是导通的电路是多点接地。
图1-4-10混合接地示意图
良好的接地能够减缓电压瞬变，保证良好的信号回流路径，它是抑制EMI的一种重要手段。特别是将屏蔽和接地配合使用，这样对于高频下的电磁兼容性问题，往往能取到事半功倍的效果。第八章中还有对接地理论的更详细的分析。
4.4 PCB设计中的EMI
前面我们从理论上分析了EMI的产生情况，并主要从系统设计方面考虑了很多实际采用的抑制EMI的手段和方式，这节里我们将针对高速PCB设计，来分析如何进行EMI控制。
4.4.1 传输线RLC参数和EMI
对于PCB板来说，PCB上的每一条走线都可以有用三个基本的分布参数来对它进行描述，即电阻，电容和电感。在EMI和阻抗的控制中，电感和电容的作用很大。
电容是电路系统存储系统电能的元件。任何相邻的两条传输线之间，两层PCB导电层之间以及电压层和周围的地平面之间都可以组成电容。在这些所有的电容中， 传输线和它的回流电流之间组成的电容数值最大，也数量最多，因为任何的传输线，它都会在它的周围通过某种导电物质形成回流。根据电容的公式：C=εs/ (4kπd)，他们之间形成的电容的大小和传输线到参考平面的距离成反比，和传输线的直径(横截面积)成正比。我们都知道，如果电容的数值越大，那么他们 之间存储的电场能量也越多，换句话说，他往外部泄露系统能量的比率将更少，那么这个系统产生的EMI就会得到一定的抑制作用。
电感是电路系统中存储周围磁场能量的元件。磁场是由流过导体的电流产生的感生场。电感的数值表示它存储导体周围磁场的能力，如果磁场减弱，感抗就会变小， 感抗变大的时候，磁场就会增大，那么对外的磁能量辐射也会变大，即EMI值越大。所以，如果系统的电感越小，那么就能对EMI进行抑制。在低频情况下，如 果导体变短，厚度变大，变宽的时候，导体的电感就会变小，而在高频情况下，磁场的大小则和导线及其回流构成的闭环面积的函数，如果把导线与其回路靠近，由 于回流和本身电流大小相等(在最佳回流状态)方向相反，所以两者产生的磁场就会相互抵消，降低了导体的感应电感，所以，保持导体上电流和其最佳回流路径， 能够一定程度的减小EMI。
图1-4-11 六层PCB的两种典型叠层设计
六层PCB的叠层设计通常有两种方案(如图1-4-11所示)。对于第一种方案，我们可以把电源和地分别放在第3和第4层，这一设计虽然电源覆铜阻抗低， 但是由于第1层和第6层为信号层，其电磁屏蔽性能差，导线上的很大一部分磁场都要辐射到外界，换句话说，信号电流和回流信号中，一个处于屏蔽范围内，而另 一个却有一半处于屏蔽范围外，一个处于屏蔽范围之内，这样其实增加了差模EMI。但是如果两个外层上的信号线数量最少，走线长度很短(短于信号最高谐波波 长的1/20)，则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地(每1/20波长为间隔)，则对差模EMI的抑 制特别好。而且我们还可以条件允许的情况下，在信号层的每一层靠边处铺设一圈铜，并且在1/20波长的间距内打控，也能很好的防止EMI的泄漏．如前所 述，要将铺铜区与内部接地层多点相联。第二种方案就是将电源和地分别放在第2和第5层，虽然抑制了绝大部分差模EMI，但由于电源覆铜阻抗高，对减少共模 EMI辐射的效果不好。此外，从信号阻抗
控制的观点来看，这一做法也是非常有利的，因而该方案成为目前应用最广泛的六层板设计方案。
如果我们能够有能力将所有的信号走线完全分布在两层内进行，那么我们可以采用其它更优化的叠层设计：将第1和第6层(两个表层)铺地，第3和第4层设置为 电源和地。信号线走在2和5层，两边都有参考平面屏蔽，因而EMI抑制能力是优异的。该设计的缺点就是走线层只有两层，布线空间略显紧张。实际中要灵活处 理，比如在铺铜区内也可以适当走线，只是要注意不能隔断上层信号的回流通路。
还有一种叠层方案为：信号、地、信号、电源、地、信号，这也可实现信号完整性设计所需要的良好的环境：信号层与参考层相邻，电源层和接地层配对。不足之处 在于铺铜层的堆叠不平衡，这会给加工制造带来麻烦。解决问题的办法是将第3层所有的空白区域填铜，填铜后如果第3层的覆铜密度接近於电源层或接地层，这块 板就可以近似地看作是结构平衡的电路板。注意，填铜区必须接电源或接地(最好接地)，连接过孔之间的距离仍然是小于1/20波长。
4.4.3 电容和接地过孔对回流的作用
高速PCB设计中对于EMI的抑制是非常灵活的，设计者永远不可能很完美地解决所有的EMI问题，只有从小处着手，从对各个细节的把握来达到整体抑制的效 果，有时，往往一个看似微不足道的电容或过孔都能起着举足轻重的作用。也许提到电容对EMI的抑制作用大家都比较熟悉，即利用电容的储能滤波特性，稳定电 压，消除高次谐波，从而达到降低EMI的效果。在这节里，我们将重点分析一下电容和接地过孔在保证信号低阻抗回路中所起的作用，这也是多层PCB板设计中 有效抑制EMI的重要方面之一。
多层PCB设计中，由于布线密度，拓补结构的要求，信号走线经常需要在层间切换，如果它所参考的地平面也发生变化，那么该信号的回流路径将发生变化，从而产生一定的EMI问题，如图1-4-12所示：
图1-4-12 信号换层带来的EMI问题
解决这一问题最简单也是最有效的方法就是合理添加电容或过孔。如果两个不同的参考平面都是地或都是电源，那么我们可以通过添加接地过孔或者电源连接过孔来 为信号的回流提供回路(图1-4-13 A)；如果两个参考平面是电源和地之间的切换，那么就可以利用旁路电容提供低阻抗的回路(图1-4-13 B)。
图1-4-13 过孔或电容提供回流通路
上 图我们可以看到，在信号走线换层的附近多放置一些接地过孔(电源孔)和电容能为信号提供完整的低阻抗的回路，保证了信号和回流之间的耦合，从而抑制了 EMI。需要注意的是，回流通过电容切换参考平面时，由于本身及过孔的寄生电感存在，仍然会产生一定的电磁辐射和信号衰减，所以设计者头脑里要有一个正确 的指导思想：尽量少换层走线，换层后尽量保持信号靠近同一(或者同属性)的参考平面。
4.4.4布局和走线规则
PCB板上器件的布局，可以按照下面几个原则来进行：
1. 按照器件的功能和类型来进行布局。对于功能相同或者相近的器件，放置在一个区域里面有利于减小他们之间的布线长度。而且还能防止不同功能的器件在一个小区域内形成干扰。
2. 按 照电源类型进行布局。这个是布局中最重要的一点，电源类型包括不同的电源电压值，数字电路和模拟电路。按照不同电压，不同电路类型，将他们分开布局，这样 有利于最后地的分割，数字地紧贴在数字电路下方，模拟地紧贴在模拟电路下方。这样有利于信号的回流和两种地平面之间的稳定。
3. 关 于共地点和转换器的放置。由于电路中很可能存在跨地信号，如果不采取什么措施，就很可能导致信号无法回流，产生大量的共模和差模EMI。所以，布局的时候 尽量要减少这种情况的发生，而对于非走不可的，可以考虑给模拟地和数字地选择一个共地点，提供跨地信号的回流路径。电路中有时还存在A/D或D/A器件， 这些转换器件同时由模拟和数字电源供电，因此要将转换器放置在模拟电源和数字电源之间。
对于PCB的走线，我们这里建议如下一些措施来抑制EMI：
1. 保证所有的信号尤其是高频信号，尽可能靠近地平面(或其他参考平面)。
2. 一般超过25MHz的PCB板设计时要考虑使用两层(或更多的)地层。
3. 在电源层和地层设计时满足20H原则。如图1-4-14
(由于RF电流在电源层和地层的边缘也容易发射电磁波，解决这个问题的最好方法就是采用20-H规则，即地平面的边缘比电源平面大20H(H是电源到地平面的距离)。若是设计中电源的管脚在PCB的边缘，则可以部分延展电源层以包住该管脚。)
4. 将时钟信号尽量走在两层参考平面之间的信号层。
5. 保证地平面(电源平面)上不要有人为产生的隔断回流的断槽。
6. 在高频器件周围，多放置些旁路电容。
7. 信号走线时尽量不要换层，即使换层，也要保证其回路的参考平面一样。
8. 在信号换层的过孔附近放置一定的连接地平面层的过孔或旁路电容。
9. 当走线长度(单位英寸)数值上等于器件的上升时间(单位纳秒)，就要考虑添加串联电阻。
10. 保证时钟信号或其他高速电路远离输入输出信号的走线区域。
11. 尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度，信号走线不能呈环状等。
12. 在一些重要的信号线周围可以加上保护的地线，以起到隔离和屏蔽的作用。
13. 对于跨地信号，要想办法保证它最小回流面积。