more like this:动态随机存取存储器(DRAM)

来源:百度文库 编辑:偶看新闻 时间:2024/05/08 02:26:45
存储器密度在过去20年取得了令人惊叹的增长速度。1990年代,芯片存储容量从4Mb迅速提高到256Mb。今天,尽管512Mb芯片的尺寸微缩仍然是研究的重点(因为采用二进制代码输入,所以字节数永远是2的幂次方),最新技术已经达到了1Gb。4Gb的样品也已经开发出来了,不过芯片尺寸相当大,而且目前似乎还不需要这么大的单一芯片,它可以存储的数据相当于32,000张标准大小的报纸、1600张照片或长达64小时的音像制品。
  简单地说,存储器可以将每个字节保存为1或0两种状态,而且必须能够读取或“感应”到这些状态。动态随机存取存储器(DRAM)是最常见的存储器类型,其字节存储与电容器充放电直接相关。如果电容器被充电,状态为1;如果电容器不含电荷,状态则为0。
  DRAM存储单元包含MOSFET(又称为阵列存取晶体管或状态转换晶体管)。各存储单元组成一个很大的阵列,位线和字线构成其地址。其中,字线与状态转换晶体管的栅极相连;状态转换晶体管的源/漏极一端与字线相连,另一端与存储电容器相接。写数据时,先提高字线电位,状态转换晶体管打开,通过位线往存储电容器中“写”入高/低电位;然后降低字线电位,状态转换晶体管关闭,电压/电荷被限制和保存在存储电容器中,完成数据存储动作。在标准DRAM中,读取数据通常通过位线预充电(介于高低电压之间)、打开状态转换晶体管、感应存储电容器与寄生位线电容之间电荷分享引起的位线信号电压变化等一系列动作完成。
  存储密度的快速提高很大程度上是新光刻技术引起的。新光刻技术可以转移的图形越来越小。但是,它同时给半导体工业带来了新的挑战。半导体工业必须能够不断地将电容器做得足够小,在不占据更多空间的同时使电容器可以存储足够的电荷。2001 ITRS曾指出:“尽可能缩小存储单元大小的压力和尽可能提高存储单元电容的需求产生了矛盾,它迫使存储器设计者通过设计和材料的更新找到创造性的解决方案,在缩小存储单元尺寸的同时达到最低电容要求。”
  一种方法是将电容器做在深沟道中。采用沟道式存储电容器的DRAM存储单元特别适合与垂直晶体管进行整合,因为存储电容器上方的部分沟道侧壁可用作通道,位线则位于硅衬底表面的上方。图1为从目前的沟道式存储单元到垂直晶体管沟道式存储单元的发展过程示意图。


图1 从平面到垂直MOSFET存储单元发展过程示意图。(资料来源:IBM)
<>

  另一种方法是将存储器垂直堆叠起来,提高其表面积。然而,堆叠式设计中电容器的总表面积比沟道式电容器小很多。这是因为堆叠式电容器的高度受到一定的限制,大约为1~1.5um。继续增加高度会导致力学稳定性变差的问题。此外,在高度变化这么大的电容器上方进行布线也变得更加困难。为了进一步提高电容,不管是堆叠式还是沟道式设计,采用新的电容器电介质已成为必然趋势,其介电常数比0.15um DRAM中常用的电介质NO更高,因此单位面积上的电容也就越大。Ta2O5将是0.12um工艺时代的选用材料之一。
  对于0.10um工艺时代来说,它需要介电常数更高的新材料(相对介电常数>20)。今天,我们还没有发现足够满足这一工艺要求的材料,但是大多数公司都一直在研究BSTO(barium strontium titanate),它最有可能成为候选材料。尽管沟道式电容器的微缩方法比堆叠式电容器更可取,它仍然存在着许多挑战有待解决。