荣信煤化工人涨工资了:同步时序2

来源：百度文库编辑：偶看新闻时间：2024/04/29 03:19:41

同步时序电路的设计

时序电路是由组合电路和记忆电路两部分组成的.组合电路的设计在第四章已经学习过,因此时序电路的设计主要是记忆电路部分(触发器)的设计.

同步时序电路的设计分为以下几个步骤:
1.建立原始状态图.
建立原始状态图的方法是:
确定输入、输出和系统的状态函数(用字母表示).
根据设计要求,确定每一状态在规定条件下的状态迁移方向,得到原始状态图.
2.化简原始状态.
在制作原始状态图时,难免会出现多余状态(触发器的个数增多激励电路过于复杂等),因此要进行状态化简,化简时应根据具体情况来考虑.
3.分配化简后的状态.
把化简后的状态用二进制代码来表示称为状态编码.时序电路中,电路的状态是由触发器的状态来描述的.

例1.设计一个"111^..."序列检测器.题意即检测连续三个"1"输出为"1".允许重合.
1.画出状态迁移图.如图(1)所示:
2.列出状态表.如表(2)所示(化简前); 如表(3)所示(化简后)
3.化简状态.通过状态表可以看出,所列状态为最简状态.
4.状态分配. S₀->Q₁Q₀=00;S₁->Q₁Q₀=01;S₂->Q₁Q₀=10;S₃->Q₁Q₀=11.
5.求激励方程.如用JK触发器则激励方程为(由卡诺图(4、5)得):
Q₁ⁿ⁺¹=XQ₁ⁿQ₀ⁿ+XQ₁ⁿJ₁=XQ₀ⁿ ，K₁=X；
Q₀ⁿ⁺¹=XQ₁ⁿQ₀ⁿ+XQ₁ⁿQ₀ⁿJ_O=XQ₁ⁿK₀=XQ₁ⁿ6.画出逻辑电路图.如图(6)所示:

怎样用同步时序设计序列生成器时序含义内存时序什么是时序时序寄存器内存DDR400时序2.5 .8 .4 .4和DDR372时序2 .5 .3 .2哪个性能好一些？？什么是时序?为什么要讨论时序内存用2-2-2-5-7时序，请问这是什么意思啊内存时序CL=2和CL=3怎么看？时序参数是什么？请问什么是时序发生器什么是时序收敛？ ADC0809时序仿真怎样调节内存时序 CPU时序问题设计：时序信号发生器内存时序参数 m6800时序和8080系列时序有什么区别 m6800时序和8080系列时序有什么区别? 内存时序是指什么？哪种内存时序好？怎样调节内存的时序什么是内存的时序延迟？ CCD的时序图读法？？？什么是电脑内存的时序？