李居明专卖店:关于74LS373的问题

来源:百度文库 编辑:偶看新闻 时间:2024/05/04 13:03:55


关于74LS373的问题

2010-3-19 
请问如果373 D端输入数据,Q端输出到一个I/O口,此时373不输出,I/O口的输出数据作为373的使能。当I/O口输出一个数据使373输出后,是不是I/O口上的数据就变成373的输出数据了?

问题补充:

嗯 但是现在只有1个口了 而且不能扩充…… 
2010-3-19 最佳答案
比如p1.0输出 一个使能信号给373的使能端,D端的数据由Q端输出 到P2。
 
74ls373芯片有什么功能?       2011-8-6最佳答案 
74ls373是八D锁存器(三态). 一个封装中有八个锁存器,三态总线驱动输出,置数全并行存取,缓冲控制输入,时钟/使能输入有改善抗扰度的滞后作用.
 
为什么74LS373在一通电的时候就会发热?而且还不工作。麻烦分析下。谢谢!!!!      
2011-6-1 最佳答案 
不能替换,74LS373和74HC373可以互换.74HC573和74LS373不可互换,因集成电路脚排列不一样.1,10,11,20脚排列是一样的.74HC573脚排列  :2=D0,3=D1,4=D2,5=D3,6=D4,7=D5,8=D6,9=D7;19=Q0,18=Q1,17=Q2,16=Q3,15=Q4,14=Q5,13=Q6,12=Q7;  74LS373排列:2=Q0,3=D0,4=D1,5=Q1....74LS373通用的,都有,自己查对一下.
 
74LS373的工作原理是什么?        2011-7-5 最佳答案 
当三态允许控制端 OE 为低电平时,O0~O7 为正常逻辑状态,可用来驱动负载或总线。当 OE 为高电平时,O0~O7 呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。  当锁存允许端 LE 为高电平时,O 随数据 D 而变。当 LE 为低电平时,O 被锁存在已建立的数据电平。当 LE 端施密特触发器的输入滞后作用,使交流和直流噪声抗扰度被改善 400mV。
 
 
74LS573与74LS373–8数据锁存器

引入几个概念:
1. 真值表

参见74LS373的PDF的第2页:
Dn LE OE On
H H L H
L H L L
X L L Qo
X X H Z

这个就是真值表,表示这个芯片在输入和其它的情况下的输出情况。
每个芯片的数据手册(datasheet)中都有真值表。
布尔逻辑比较简单,在此不赘述;

2. 高阻态

就是输出既不是高电平,也不是低电平,而是高阻抗的状态;在这种状态下,可以多个芯片并联输出;但是,这些芯片中只能有一个处于非高阻态状态,否则会将芯片烧毁;高阻态的概念在RS232和RS422通讯中还可以用到。

3. 数据锁存

当输入的数据消失时,在芯片的输出端,数据仍然保持;这个概念在并行数据扩展中经常使用到。

4. 数据缓冲

加强驱动能力。74LS244/74LS245/74LS373/74LS573都具备数据缓冲的能力。

OE:output_enable,输出使能;
LE:latch_enable,数据锁存使能,latch是锁存的意思;
Dn:第n路输入数据;
On:第n路输出数据;

再看这个真值表,意思如下:
第四行:当OE=1是,无论Dn、LE为何,输出端为高阻态;
第三行:当OE=0、LE=0时,输出端保持不变;
第二行第一行:当OE=0、LE=1时,输出端数据等于输入端数据;
结合下面的波形图,在实际应用的时候是这样做的:

a. OE=0;
b. 先将数据从单片机的口线上输出到Dn;
c. 再将LE从0->1->0
d. 这时,你所需要输出的数据就锁存在On上了,输入的数据在变化也影响不到输出的数据了;实际上,单片机现在在忙着干别的事情,串行通信、扫描键盘……单片机的资源有限啊。
在单片机按照RAM方式进行并行数据的扩展时,使用movx @dptr, A这条指令时,这些时序是由单片机来实现的。后面的表格中还有需要时间的参数,你不需要去管它,因为这些参数都是几十ns级别的,对于单片机在12M下的每个指令周期最小是1us的情况下,完全可以实现;如果是你自己来实现这个逻辑,类似的指令如下:

mov P0,A ;将数据输出到并行数据端口
clr LE
setb LE
clr LE ;上面三条指令完成LE的波形从0->1->0的变化

74ls573跟74LS373逻辑上完全一样,只不过是管脚定义不一样,数据输入和输出端各在一侧,PCB容易走线;所以大家都喜欢使用这个芯片。